Archivos del mes: 9 noviembre 2014

Flanco de las señales del YM2151

Después de un año sin apenas tocar el proyecto de clonar el YM2151 en FPGA, vuelvo a la carga con una plaquita nueva con conversores 3V-5V que evitan los problemas de la anterior placa. Ahora que la comunicación entre FPGA e YM2151 ya está garantizada llega el turno de empezar a sacar información para hacerlo sonar a través del kit Spartan-3 de Xilinx.

Lo primero que hace falta tener claro es si la salida del YM2151, el pin SO (Sound Out, a veces descrito como SD Sound Data) hay que recogerlo en el flanco positivo o negativo del reloj de salida (pin P1). Para ello he usado el osciloscopio USB Analog Discovery (que recomiendo vivamente) y he podido medir las salidas del chip sin programar (ver imagen).

Hay dos canales (izquierdo y derecho) cuya información se envía por el pin SO multiplexada. El flanco de bajada de SH1 indica que los datos del canal 1 empiezan. Los tres primeros bits se descartan. Luego viene el dato (D9-D0, 10 bits) y finalmente el exponente (tres bits). En total 16 bits por canal (13 de información y 3 de relleno)

Las señales de salida del YM2151 (SO, SH1 y SH2) están sincronizadas con el flanco negativo del P1

Las señales de salida del YM2151 (SO, SH1 y SH2) están sincronizadas con el flanco negativo del P1